第18回 自動チューニング技術の現状と応用に関するシンポジウム（ATTA2026）†

18th Symposium on Automatic Tuning Technology and its Application (ATTA2026)

↑

概要†

　自動チューニング（Automatic Tuning：AT）は，ソフトウェアに自らを最適化する機能を組み込むことにより，多様な環境において優れた性能を実現することを目指すパラダイムです．省電力と高性能の両立が重要な課題であるスーパーコンピュータから携帯端末まで，あらゆる分野の情報処理に適用できる技術となるよう，研究が進められています．
　自動チューニング研究会では「自動チューニング技術の現状と応用に関するシンポジウム（ATTA）」と題して，自動チューニングに関係する研究プロジェクトの最新の研究成果を報告し，その応用と将来の研究展望を議論する場として，誰でも参加可能なシンポジウムを例年開催しております．今回で18回目となるATTA2026では，例年通り研究会員による自動チューニング関連の研究プロジェクトからのご講演に加えて，今年は生成AIに関するパネルディスカッションを検討しております．自動チューニング技術およびスーパーコンピューティング・高性能計算の最新動向にご興味のある多くの皆様のご参加をお待ちしております．

↑

プログラム†

10:20-10:30　オープニング
大島聡史（自動チューニング研究会 主査・九州大学）
10:30-11:00　講演1　From HPC to Silicon ― 自動チューニング技術が変える回路設計
片桐孝洋（名古屋大学 情報基盤センター）
講演概要
高性能計算（HPC）の分野では、性能パラメータや実装方式を自動的に探索する自動チューニング技術が長年研究されてきた。本講演では、その考え方を回路設計へ展開し、OpenROAD AutoTunerを中心に、設計パラメータ探索によるPPA（性能・消費電力・面積）最適化の仕組みを紹介する。さらに、大規模並列計算やAI・LLMを活用した次世代の自動回路設計の可能性について展望する。
11:00-11:30　講演2　生成AIと作る指示文言語処理系
大島聡史（九州大学）
講演概要
HPC分野では性能と生産性を両立する手段として 指示文（ディレクティブ）を用いたプログラミングが活用されている。 新たな指示文を作ることも重要な研究課題であるが、 言語処理系（トランスレータ・コンパイラ）を作るのは手間も時間もかかり、 また継続的なメンテナンスも課題となる。 本講演では、生成AIを用いた指示文言語処理系の実装によるこれらの課題への取り組みについて紹介する。
11:30-13:00　昼休み　
13:00-14:00　【招待講演】　Toward Automatic Tuning in Julia with JLIR
Keita Teranishi (Oak Ridge National Labotatory)
講演概要
Multi-Level Intermediate Representation (MLIR) provides reusable infrastructure for domain-specific compiler optimization, but its compile-time typing requirements and C++-based extension model can make it difficult to integrate with dynamically specialized languages such as Julia. These barriers also make it challenging for scientific computing users to introduce domain abstractions that are both natural to express and accessible to compiler transformations.
We present JLIR (Julia-native Level Intermediate Representation), a Julia-native framework that brings MLIR-style, multi-level, dialect-oriented compilation into the Julia ecosystem. JLIR represents programs before low-level lowering, supports extensible operations and transformation passes written in Julia, and allows partially typed programs to remain transformable until concrete types become available. Built-in dialects cover arithmetic, control flow, functions, structured loops, and memory operations, while a lightweight extension mechanism enables users to add domain operations without modifying the core framework.
We demonstrate JLIR through automatic kernel generation for Julia for Accelerators (JACC). This work lays the groundwork for automatic tuning in Julia by making domain-level operations and program transformations accessible within a common framework.
14:15-14:45　講演3　収束性と並列性を両立するICCGの並列前処理
鈴木智博（山梨大学）
講演概要
ICCG法の並列前処理が抱える「収束性と並列性のトレードオフ」の解消に向け、ブロック多色順序付け（Block-MC）を最適化する手法を開発している。大規模行列へ適用するため、ブロッキングにグラフのコミュニティ検出手法を導入する新規アプローチを採用した。現在、前処理特性を最大化する品質関数の設計・検討を進めている。
14:45-15:15　講演4　SA-AMG法の階層構築におけるSpGEMMのWarp数自動選択
勅使川原 慶，藤井 昭宏，依田 凌，田中 輝雄 (工学院大学)
講演概要
SA-AMG法では，粗格子行列構築に用いるSpGEMMの高速化が課題となる．本発表では，GPU上でのSpGEMMを対象に，入力行列の疎構造に応じて計算に使用するWarp数を自動選択する手法について述べる．また，提案手法のGPU実装と性能評価について報告する．
15:15-15:45　講演5　局所フーリエ解析と並列性能に基づく多項式スムーザの検討
依田 凌，藤井 昭宏 (工学院大学)，中島 研吾 (東京大学)
講演概要
多項式スムーザは疎行列ベクトル積を主要演算とするため高い並列性を持つ．特にその一種であるチェビシェフスムーザは近年のGPU向けマルチグリッド実装において広く利用されている．マルチグリッド法のスムーザを選定するにあたっては，理論的な収束性解析と実際の並列性能の双方を評価することが重要である．本発表では局所フーリエ解析による定量的評価を行うとともに，実問題を用いたCPU・GPU環境での数値実験結果を示す．代表的な重み付きヤコビ法や対称ガウス・ザイデル法との比較に基づき，計算環境に応じたスムーザの選択について議論する．
16:05-17:25　パネルディスカッション
概要
TBA
17:25-17:30　クロージング
桝井晃基（自動チューニング研究会 交流促進委員幹事・大阪大学）
↑

懇親会†

決まり次第，お知らせいたします．

お問い合わせ：桝井 晃基（大阪大学） E-mail: masui あっと ist.osaka-u.ac.jp 「あっと」を半角＠に変換してください．

トップ   新規 一覧 検索 最終更新   ヘルプ   最終更新のRSS